IBM anuncia o menor chip do mundo com arquitetura com menos de 1 nanômetro

Um dos maiores avanços do mercado de semicondutores das últimas décadas foi anunciado recentemente. A IBM apresentou o primeiro chip sub-1 nanômetro do mundo, uma arquitetura inédita batizada de Nanostack. Com apenas 0,7 nanômetro (ou 7 angstroms), a novidade representa uma nova geração de processadores voltados à inteligência artificial (IA), computação de alto desempenho e data centers.

Para isso, o Nanostack chega a quase 100 bilhões de transistores em um chip do tamanho de uma unha, com o dobro da densidade do chip de 2 nanômetros lançado em 2021. Com estrutura modular e adaptável a CPUs, GPUs, chips móveis e circuitos customizados, essa seria uma solução com maior eficiência e desempenho geral. Ao fazer esse lançamento, a IBM reforçou a sua posição entre os principais centros de pesquisa em semicondutores. 

A novidade chega quatro anos depois de outro marco alcançado pela própria IBM que apresentou o chip de 2 nanômetros baseado na arquitetura nanosheet. Como aconteceu no modelo anterior, a expectativa da empresa é que seja amplamente utilizado pela indústria. 

O diferencial da tecnologia

Esse chip representa uma inovação na indústria de semicondutores por permitir o empilhamento de transistores, aumentando a quantidade de componentes em um mesmo espaço e elevando o desempenho sem precisar ampliar o tamanho do produto. Esse avanço é importante porque os semicondutores são a base de praticamente todos os equipamentos eletrônicos modernos, e sua evolução impulsiona áreas como IA, computação em nuvem e diversos sistemas digitais.

“Tudo isso é importante porque os semicondutores são a base da vida moderna, alimentando desde sistemas de inteligência artificial e infraestrutura de nuvem até os dispositivos, redes e sistemas críticos dos quais a sociedade e as empresas dependem diariamente”, explicou Jay Gambetta, diretor da IBM Research e da IBM Fellow.

50% mais desempenho

Os testes feitos e divulgados pela fabricante pontam para uma melhoria de até 50% no desempenho do chip e 70% em eficiência energética, dependendo da configuração adotada no momento do design. Quanto a computação para IA, em que o custo com energia já representa um dos principais desafios da atualidade, a inovação prevê uma redução de até 70% no consumo sem abrir mão da capacidade de processamento.

Ainda, testes iniciais apontam uma melhoria de 40% no escalonamento da memória SRAM em relação ao chip de 2 nanômetros, avanço inédito nos últimos 12 anos, segundo a IBM.